verilog HDL语言编写的五子棋算法的实现,可直接在Quartus中仿真。
verilog HDL语言编写的五子棋算法的实现,可直接在Quartus中仿真。
fpga功能实现有限字长响应FIR 用verilog编写
一个用verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
西安交通大学数电FPGA实验代码,使用verilog编写
verilog编写,使用fpga中dds手法,可以输出任意波形的发生信号。
此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。
用verilog语言写的FPGA iic驱动程序,实现对存储器的读写,有需要的可以下载看看哦!
使用Verilog实现串口通讯。 内部接口为FPGA内部读写接口,操作访问方便。 串口速率可配。
Verilog语言实现简易售货机,可以进行投入货币的识别,找零以及自动出货,多次检测均稳定运行。
设计一个简单的基于3-8译码器的verilog,包含仿真与约束文件
xilinx使用vitis烧写mcs或者bit的操作步骤,属于入门级别的
基于xilinx FPGA实现USB Uart模式的接收功能
Digital System Design
用于索尼的面阵CCD驱动,采用时序逻辑设计
一个用verilog实现的五子棋程序,用在fpga上,连接显示器,可选择与电脑对战或是双人对战,按wsad控制方向,回车控制落子,程序会自动判断输赢并显示结果
按键消抖
Buzzer control in Verilog in Altera FPGA
fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。
该代码用于配置E1116R芯片初始化参数
从零开始走进FPGA世界讲述了常用的FPGA设计平台及VHDL相关知识。
FPGA的外围驱动之液晶显示屏(VGA),verilog程序显示256色
基于Cyclone EP3C25的USB与CY60183传递数据的FIFO Verilog HDL源代码(FPGA端程序)
FPGA产生DDS,未使用IP核,内含VERILOG程序
FPGA Verilog浮点数加法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
使用verilog语言实现的bch3226编码
FPGA verilog LED点灯 使用的是Xinlix SPARTAN-3E 的处理器
在altera的FPGA平台上,使用verilog语言实现蜂鸣器的音乐,内含乐谱理论和verilog实现的FPGA奏乐代码与工程,已经测试通过,可以直接下载到FPGA运行,蜂鸣器播放音乐。
hslogic算法仿真,基于FPGA的音乐产生器,可以播放动听的音乐。
三种同步方式实现的FIFO,verilog HDL,FPGA,更好理解FIFO
用verilog编程实现的基于FPGA的AD数据采集程序